内容编辑

多層板以減小電源，地的容生電感。

(13) 時鐘、匯流排、片選信號要遠離I/O線和接插件。

(14) 類比電壓輸入線、參考電壓端要儘量遠離數位電路信號線，特別是時鐘。

(15) 對A/D類器件，數位部分與類比部分寧可統一下也不要交叉。

(16) 時鐘線垂直於I/O線比平行I/O線干擾小，時鐘元件引腳遠離I/O電纜。

(17) 元件引腳儘量短，去耦電容引腳儘量短。

(18) 關鍵的線要儘量粗，並在兩邊加上保護地。高速線要短要直。

(19) 對雜訊敏感的線不要與大電流，高速開關線平行。

(20) 石英晶體下面以及對雜訊敏感的器件下面不要走線。

(21) 弱信號電路，低頻電路周圍不要形成電流環路。

(22) 任何信號都不要形成環路，如不可避免，讓環路區儘量小。

(23) 每個積體電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。

(24) 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容時，外殼要接地。