内容编辑

當信號的上升時間快於信號延遲時間，就要按照快電子學處理。此時要考慮傳輸線的阻抗匹配，對於一塊印刷線路板上的集成塊之間的信號傳輸，要避免出現Td＞Trd的情況，印刷線路板越大系統的速度就越不能太快。

用以下結論歸納印刷線路板設計的一個規則：

信號在印刷板上傳輸，其延遲時間不應大於所用器件的標稱延遲時間。

(3) 減小信號線間的交叉干擾：

A點一個上升時間爲Tr的階躍信號通過引線AB傳向B端。信號在AB線上的延遲時間是Td。在D點，由於A點信號的向前傳輸，到達B點後的信號反射和AB線的延遲，Td時間以後會感應出一個寬度爲Tr的頁脈衝信號。在C點，由於AB上信號的傳輸與反射，會感應出一個寬度爲信號在AB線上的延遲時間的兩倍，即2Td的正脈衝信號。這就是信號間的交叉干擾。干擾信號的強度與C點信號的di/at有關，與線間距離有關。當兩信號線不是很長時，AB上看到的實際是兩個脈衝的叠加。

CMOS工藝製造的微控制由輸入阻抗高，雜訊高，雜訊容限也很高，數位電路是叠加100~200mv雜訊並不影響其工作。若圖中AB線是一類比信號，這種干擾就變爲不能容忍。如印刷線路板爲四層板，其中有一層是大面積的地，或雙面板，信號線的反面是大面積的地時，這種信號間的交叉干擾就會變小。原因是，大面積的地減小了信號線的特性阻抗，信號在D端的反射大爲減小。特性阻抗與信號線到地間的介質的介電常數的平方成反比，與介質厚度的自然對數成正比。若AB線爲一類比信號，要避免數位電路信號線CD對AB的干擾，AB線下方要有大面積的地，AB線到CD線的距離要大於AB線與地距離的2~3倍。可用局部遮罩地，在有引結的一面引線左右兩側布以地線。

(4) 減小來自電源的雜訊

電源在向系統提供能源的同時，也將其雜訊加到所供電的電源上。電路中微控制器的重定線，中斷線，以及其他一些控制線最容易受外界雜訊的干擾。電網上的強干擾通過電源進入電路，即使電池供電的系統，電池本身也有高頻雜訊。類比電路中的類比信號更經受不住來自電源的干擾。

(5) 注意印刷線板與元器件的高頻特性

在高頻情況下，印刷線路板上的引線，過孔，電阻、電容、接插件的分佈電感與電容等不可忽略。電容的分佈電感不可忽略，電感的分佈電容不可忽略。電阻産生對高頻信號的反射，引線的分佈電容會起作用，當長度大於雜訊頻率相應波長的1/20時，就産生天線效應，雜訊通過